Половинна суматорна верига и нейната конструкция

Компютърът използва двоични числа 0 и 1. Схемата за сумиране използва тези двоични числа и изчислява добавянето. А двоичен ехидна верига може да се направи с помощта на EX-OR и И порти. Изходът за сумиране осигурява два елемента, първият е SUM, а вторият е Carry Out.

Когато използваме процеса на аритметично сумиране в нашата математика на база 10, като добавяне на две числа

Добавяме всяка колона отдясно наляво и ако добавянето е по-голямо или равно на 10, използваме носене. При първото събиране 6 + 4 е 10. Написахме 0 и пренасяме 1 в следващата колона. И така, всяка стойност има претеглена стойност въз основа на позицията на колоната.

В случай на добавяне на двоично число процесът е същият. Вместо двете денарски числа тук се използват двоични числа. В двоичен формат получаваме само две числа или 1 или 0. Тези две числа могат да представляват SUM или CARRY или и двете. Както в двоичната бройна система, 1 е най -голямата цифра, ние произвеждаме само пренасяне, когато добавянето е равно или по-голямо от 1 + 1 и поради това, преносният бит ще бъде предаден през следващата колона за събиране.

Основно има два вида Adder: Half Adder и Full Adder. В половината суматор можем да добавим 2-битови двоични числа, но не можем да добавим бит за носене в половин суматор заедно с двете двоични числа. Но в Circuit Full Adder можем да добавим бит за носене заедно с двете двоични числа. Можем също да добавяме двоични числа от няколко бита, като каскадираме пълните вериги на суматора. В този урок ще се съсредоточим върху веригата Half Adder, а в следващия урок ще разгледаме веригата Full adder. Също така използваме някои интегрални схеми, за да демонстрираме практически веригата Half Adder.

Верига с половин аддер:

По-долу е блок-схемата на Half-Adder, която изисква само два входа и осигурява два изхода.

Нека видим евентуално двоично събиране на два бита,

1 -ви Bit или Digit	2- ри бит или цифра	Сума от общия <	Носете
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

Първата цифра, която можем да обозначим като A, а втората цифра, която можем да обозначим като B, се събират заедно и можем да видим резултата от сумирането и да носим бит. В първите три реда 0 + 0, 0 + 1 или 1+ 0 добавянето е 0 или 1, но няма бит за носене, Но в последния ред добавихме 1 + 1 и той произвежда бит за носене от 1 заедно с резултат 0.

Така че, ако видим работата на суматорната схема, имаме нужда само от два входа и той ще произведе два изхода, единият е резултат от събирането, обозначен като SUM, а другият е бит CARRY OUT.

Изграждане на верига с половин аддер:

Видяхме блок-схемата на веригата Half Adder по-горе с два входа A, B и два изхода - Sum, Carry Out. Можем да направим тази схема, като използваме две основни порти

1. 2-входна врата Exclusive-OR или Ex-OR Gate
2. 2 входа И порта.

2-входна врата Exclusive-OR или Ex-OR Gate

Портата Ex-OR се използва за създаване на бита SUM, а портата AND произвежда бита за носене на същия вход A и B.

Това е символът на два входа EX-OR gate. A и B са двата двоични входа и SUMOUT е крайният изход след добавяне на две числа.

Таблицата на истината на порта EX-OR е -

Вход A	Вход B	ИЗЧЕТЕТЕ
0	0	0
0	1	1
1	0	1
1	1	0

В горната таблица можем да видим общия изход на изхода EX-OR. Когато някой от битовете A и B е 1, изходът на портата става 1. В двата други случая, когато двата входа са 0 или 1, портата Ex-OR произвежда 0 изхода. Научете повече за EX-OR портата тук.

2 входа И порта:

Портата X-OR предоставя само сумата и не може да осигури бит за носене на 1 + 1, имаме нужда от друга порта за Carry. И портата идеално се вписва в това приложение.

Това е основната схема на два входа И порта. Същото като при EX-OR порта има два входа. Ако предоставим A и B бит във входа, той ще произведе Output.

Резултатът зависи от таблицата на истината AND gate -

Вход A	Вход B	Извеждане на изхода
0	0	0
0	1	0
1	0	0
1	1	1

В горното е показана таблицата на истината на AND порта, където тя ще произведе изхода само когато и двата входа са 1, В противен случай няма да осигури изход, ако и двата входа са 0 или някой от входовете е 1. Научете повече за И портата тук.

Логическа схема на полуаддер:

Така че логическата схема Half-Adder може да бъде направена чрез комбиниране на тези две порта и осигуряване на един и същ вход и в двете порта.

Това е конструкцията на веригата Half-Adder, тъй като можем да видим, че две врати са комбинирани и в двата порта са предвидени едни и същи входове A и B и получаваме изхода SUM през порта EX-OR и бита Carry Out през AND порта.

В булева експресията на Половината Adder верига IS-

SUM = A XOR B (A + B) CARRY = A И B (AB)

Таблицата на истината на веригата Half-Adder е както следва-

Вход A	Вход B	SUM (излиза XOR)	КАРРИ (И излезе)
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

Практическа демонстрация на верига с половин аддер:

Можем да направим схемата реална на макет, за да я разберем ясно. За това използвахме два широко използвани чипа XOR и AND от 74 серии 74LS86 и 74LS08.

И двете са интегрални схеми на порта. 74LS86 има четири XOR порта в чипа, а 74LS08 има четири И порта в него. Тези две интегрални схеми са широко достъпни и ние ще направим верига Half-Adder, използвайки тези две.

По-долу е ПИН диаграмата за двете интегрални схеми:

Схема за използване на тези две интегрални схеми като полусумарна верига

Ние конструирана веригата в breadboard и наблюдава изхода.

В горната схема диаграма един от дизюнкция от 74LS86 се използва и един на врата, и от 74LS08 се използва . Пин 1 и 2 на 74LS86 е входът на портата, а щифт 3 е изходът на портата, от другата страна щифтове 1 и 2 на 74LS08 са входът на порта И и щифт 3 е изходът на портата. Пин № 7 на двете интегрални схеми е свързан към GND, а 14 ^-тият щифт на двете интегрални схеми е свързан към VCC. В нашия случай VCC е 5v. Добавихме два светодиода, за да идентифицираме изхода. Когато изходът е 1, светодиодът ще свети.

Добавихме DIP превключвател във веригата, за да осигурим вход на портите, за бит 1 осигуряваме 5V като вход, а за 0 осигуряваме GND през 4.7k резистор. 4.7k резистор се използва за осигуряване на 0 входа, когато превключвателят е в изключено състояние.

Демонстрационно видео е дадено по-долу.

Веригата Half Adder се използва за добавяне на битове и операции, свързани с логически изход в компютри. Освен това има основен недостатък, че не можем да осигурим бит за пренасяне във веригата с A и B вход. Поради това ограничение е изградена пълната сумарна схема.