555 Таймер IC е един от често използваните IC сред ученици и любители. Има много приложения на този IC, използвани най-вече като вибратори като ASTABLE MULTIVIBRATOR, MONOSTABLE MULTIVIBRATOR и BISTABLE MULTIVIBRATOR. Тук можете да намерите някои схеми, базирани на 5555 IC. Този урок обхваща различни аспекти на 555 Timer IC и обяснява подробно работата му. Така че нека първо разберем какви са нестабилните, моностабилни и бистабилни вибратори.
УСТОЙЧИВ МУЛТИВИБРАТОР
Това означава, че няма да има стабилно ниво на изхода. Така изходът ще се люлее между висок и нисък. Този характер на нестабилен изход се използва като изход за часовник или квадратна вълна за много приложения.
МОНОСТАБИЛЕН МУЛТИВИБРАТОР
Това означава, че ще има едно стабилно състояние и едно нестабилно състояние. Стабилното състояние може да бъде избрано от потребителя като високо или ниско. Ако стабилният изход е избран висок, тогава таймерът винаги се опитва да постави висок на изхода. Така че, когато е дадено прекъсване, таймерът намалява за кратко време и тъй като ниското състояние е нестабилно, той преминава към високо след това време. Ако стабилното състояние е избрано ниско, с прекъсване изходът се повишава за кратко време, преди да се понижи.
БИСТИБИЛЕН МУЛТИВИБРАТОР
Това означава, че и двете състояния на изхода са стабилни. С всяко прекъсване изходът се променя и остава там. Например изходът се счита за висок, сега с прекъсване отива ниско и остава ниско. При следващото прекъсване тя се повишава.
Важни характеристики на 555 Таймер IC
NE555 IC е 8-пиново устройство. Важните електрически характеристики на таймера са, че той не трябва да работи над 15V, това означава, че напрежението на източника не може да бъде по-високо от 15v. Второ, не можем да изтеглим повече от 100 mA от чипа. Ако не ги следвате, IC ще бъде изгорен и повреден.
Работно обяснение
Таймерът се състои основно от два основни градивни блока и те са:
1. Сравнители (два) или два операционни усилвателя
2. Един SR тригер (задайте нулиране на тригер)
Както е показано на горната фигура, има само два важни компонента в таймера, те са компаратор и тригер. Нека разберем какво представляват компараторите и джапанките.
Компаратори: компараторът е просто устройство, което сравнява напреженията на входните клеми (инвертиращи (- VE) и неинвертиращи (+ VE) клеми). Така че в зависимост от разликата в положителния и отрицателния терминал на входния порт се определя изходът на компаратора.
Например, помислете за положително входно напрежение на клемата + 5V и за отрицателно напрежение на входния терминал + 3V. Разликата е, 5-3 = + 2v. Тъй като разликата е положителна, получаваме положителното пиково напрежение на изхода на компаратора.
За друг пример, ако положителното напрежение на клемата е + 3V, а отрицателното напрежение на входния терминал е + 5V. Разликата е + 3- + 5 = -2V, тъй като входното напрежение на разликата е отрицателно. Изходът на компаратора ще бъде отрицателно пиково напрежение.
Ако за пример, разгледайте положителния входен терминал като INPUT, а отрицателния входен терминал като REFERENCE, както е показано на горната фигура. Така че разликата в напрежението между INPUT и REFERNCE е положителна, получаваме положителен изход от компаратора. Ако разликата е отрицателна, тогава ще получим отрицателна или земя на изхода на компаратора.
Флип-флоп: Флип-флопът е клетка с памет и може да съхранява един бит данни. На фигурата можем да видим таблицата на истината за SR flip-flop.
Има четири състояния на тригер за два входа; обаче трябва да разберем само две състояния на тригера за този случай.
| С | R | Въпрос: | Q '(Q бар) |
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
Както е показано в таблицата, за задаване и нулиране на входове получаваме съответните изходи. Ако има пулс на зададения щифт и ниско ниво при нулиране, тогава тригер съхранява стойността и поставя висока логика на Q терминал. Това състояние продължава, докато щифтът за нулиране получи импулс, докато зададеният щифт има ниска логика. Това нулира флип-флопа, така че изходът Q отива ниско и това състояние продължава, докато флип-флопът не бъде зададен отново.
По този начин тригерът съхранява един бит данни. Тук друго нещо е Q и Q bar винаги са противоположни.
В таймер компараторът и тригерът са събрани заедно.
Помислете, че 9V се подава към таймера поради делителя на напрежението, образуван от резисторната мрежа вътре в таймера, както е показано на блок-схемата; ще има напрежение на сравнителните щифтове. Така че поради мрежата на делителя на напрежението ще имаме + 6V на отрицателния извод на сравнителния. И + 3V на положителния извод на втория компаратор.
Друго нещо е сравнителният изход е свързан към нулиращия щифт на тригера, така че изходът на сравнителния изход отива високо от ниско, след което тригерът ще се нулира. И от друга страна, вторият изход за сравнение е свързан към зададения щифт на тригер, така че ако вторият изход за сравнение премине високо от ниско, тригерът задава и съхранява ЕДИН.
Сега, ако наблюдаваме внимателно, за напрежение по-малко от + 3V на задействащия щифт (отрицателен вход на втория компаратор), изходът на компаратора се понижава от високо, както беше обсъдено по-рано. Този импулс задава тригер и той съхранява стойностна единица.
Сега, ако приложим напрежение по-високо от + 6V на праговия щифт (положителен вход на сравнителен един), изходът на компаратора преминава от ниско към високо. Този импулс нулира флип-флопа и запаметяването на флип-флипа.
Друго нещо се случва по време на нулиране на тригера, когато той нулира разрядния щифт, свързва се със земята, когато Q1 се включи. Транзисторът Q1 се включва, тъй като Qbar е висок при нулиране и е свързан към базата Q1.
В нестабилна конфигурация кондензаторът, свързан тук, се разрежда през това време, така че изходът на таймера ще бъде нисък през това време. съхранявайте един и изходът ще бъде висок.
В нестабилна конфигурация, както е показано на фигурата, Честотата на изходния сигнал зависи от RA, RB резистори и кондензатор C. Уравнението е дадено като, Честота (F) = 1 / (Период от време) = 1,44 / ((RA + RB * 2) * C).
Тук RA, RB са стойности на съпротивление и C е стойност на капацитета. Поставяйки стойностите на съпротивлението и капацитета в горното уравнение, получаваме честотата на изходната квадратна вълна.
Логическото време на високо ниво е дадено като TH = 0.693 * (RA + RB) * C
Логическото време на ниско ниво е дадено като, TL = 0.693 * RB * C
Съотношението на задълженията на изходната квадратна вълна е дадено като, Работен цикъл = (RA + RB) / (RA + 2 * RB)
555 Диаграма и описания на щифта на таймера
Както е показано на фигурата, има осем щифта за 555 IC таймер, а именно, 1. Земя.
2. Тригер.
3. Изход.
4. Нулиране.
5. Контрол
6. Праг.
7. Изхвърляне
8. Мощност или Vcc
Пин 1. Земя: Този щифт няма специална функция, както винаги. Той е свързан със земята както обикновено. За да функционира таймерът, този щифт трябва и трябва да бъде свързан към земята.
Пин 8. Захранване или VCC: Този щифт също няма специална функция. Той е свързан с положително напрежение. За да функционира таймерът, този щифт трябва да бъде свързан с положително напрежение в диапазон + 3,6v до + 15v.
Пин 4. Нулиране: Както беше обсъдено по-рано, в чипа на таймера има триггер. Изходът на тригера контролира директно изхода на чипа на pin3.
Нулиращият щифт е директно свързан с MR (Master Reset) на тригера. При наблюдение можем да наблюдаваме малък кръг в MR на тригера. Този балон представлява MR (Master Reset) щифтът е активен LOW тригер. Това означава, че тригерът за нулиране на напрежението на щифта MR трябва да премине от HIGH на LOW. С тази стъпка надолу логиката флип-флоп почти не се спуска до НИСКО. Така че изходът става НИСЪК, независимо от всички пинове.
Този щифт е свързан с VCC, за да спре тригерът от твърдо нулиране.
ПИН 3. ИЗХОД: Този щифт също няма специална функция. Този щифт е извлечен от конфигурацията PUSH-PULL, образувана от транзистори.
Конфигурацията на издърпване е показана на фигура. Основите на два транзистора са свързани към изхода на тригера. Така че, когато на изхода на тригера се появи висока логика, NPN транзисторът се включва и на изхода се появява + V1. Когато логиката се появи на изхода на тригера е НИСКА, PNP транзисторът се включва и изходът се изтегля надолу към земята или –V1 се появява на изхода.
По този начин как се използва конфигурацията с натискане, за да се получи квадратна вълна на изхода чрез контролна логика от тригер. Основната цел на тази конфигурация е да върне товара от тригера обратно. Е, тригерът очевидно не може да достави 100 mA на изхода.
Ами досега обсъждахме щифтове, които не променят състоянието на изхода при никакви условия. Останалите четири щифта са специални, тъй като те определят изходното състояние на таймерния чип, сега ще обсъдим всеки от тях.
Пин 5. Контролен щифт: Контролният щифт е свързан от отрицателния входен пин на сравнителния.
Помислете за случай, напрежението между VCC и GROUND е 9v. Поради делителя на напрежението в чипа, както се наблюдава на фигура3 на страница8, Напрежението на контролния щифт ще бъде VCC * 2/3 (за VCC = 9, напрежение на пина = 9 * 2/3 = 6V).
Функцията на този щифт, за да даде на потребителя директен контрол върху първия компаратор. Както е показано на горната фигура, изходът на компаратора един се подава към нулирането на тригера. На този щифт можем да поставим различно напрежение, да речем, ако го свържем към + 8v. Сега това, което се случва, е, че напрежението на щифта THRESHOLD трябва да достигне + 8V, за да нулира тригера и да изтегли изхода надолу.
За нормален случай V-изходът ще намалее, след като кондензаторът се зареди до 2 / 3VCC (+ 6V за захранване 9V). Сега, тъй като ние поставяме различно напрежение на контролния щифт (сравнителен един отрицателен или нулиращ сравнителен).
Кондензаторът трябва да се зарежда, докато напрежението му достигне напрежението на контролния щифт. Поради това силово зареждане на кондензатора, времето за включване и изключване на сигнала се променя. Така че изходът изпитва различно включване на откъснато съотношение.
Обикновено този щифт се изтегля надолу с кондензатор. За да се избегнат нежелани смущения в работата.
ПИН 2. TRIGGER: Задействащият щифт се влачи от отрицателния вход на компаратор две. Изходът на компаратора два е свързан към SET щифт на тригер. С сравнително високи два изхода получаваме високо напрежение на изхода на таймера. Така че можем да кажем, че задействащият щифт контролира изхода на таймера.
Сега тук трябва да се отбележи, че ниското напрежение на щифта на спусъка принуждава изходното напрежение да е високо, тъй като то е при инвертиращ вход на втория компаратор. Напрежението на щифта на спусъка трябва да е под VCC * 1/3 (с VCC 9v, както се предполага, VCC * (1/3) = 9 * (1/3) = 3V). Така че напрежението на щифта на спусъка трябва да падне под 3V (за захранване 9v), за да може изходът на таймера да премине високо.
Ако този щифт е свързан към земята, изходът винаги ще бъде висок.
Пин 6. ПРАГ: Праговото напрежение на щифта определя кога да нулирате тригера в таймера. Праговият щифт се изтегля от положителния вход на компаратора1.
Тук разликата в напрежението между THRESOLD pin и CONTROL pin определя изхода на компаратора 2 и така логиката за нулиране. Ако разликата в напрежението е положителна, тригерът се нулира и изходът намалява. Ако разликата в отрицателна, логиката на ПИН SET определя изхода.
Ако контролният щифт е отворен. Тогава напрежение, равно или по-голямо от VCC * (2/3) (т.е. 6V за захранване 9V), ще нулира тригера. Така че изходът е нисък.
Така че можем да заключим, че напрежението на щифта THRESHOLD определя кога изходът трябва да намалее, когато контролният щифт е отворен.
ПИН 7. РАЗРЕЖДАНЕ: Този извод се изтегля от отворения колектор на транзистора. Тъй като транзисторът (на който е взет разрядният щифт, Q1) има база, свързана с Qbar. Всеки път, когато изтичането намалява или тригерът се нулира, нагнетателният щифт се изтегля към земята. Тъй като Qbar ще бъде висок, когато Q е нисък, така че транзисторът Q1 се включва като база на транзистора.
Този щифт обикновено разрежда кондензатор в конфигурация ASTABLE, така че името DISCHARGE.